خانه / متن خبر انگلیسی با ترجمه / آموزش زبان انگلیسی با اخبار – حافظه های کش(۴)

آموزش زبان انگلیسی با اخبار – حافظه های کش(۴)

آموزش زبان انگلیسی با اخبار شماره ۲۸٫ در شماره امروز به طرح مثالی ساده به بررسی تاثیر حافظه های کش روی عملکرد پردازنده ها می پردازیم. در این خبر به بیان عملکرد حافظه های کش در سیستم های کامپیوتری می پردازیم. شما می توانید برای مطالعه اخبار روز به زبان انگلیسی همراه با ترجمه فارسی  به بخش آموزش زبان انگلیسی با اخبار سایت زبان رمزی مراجعه کنید.

How cache design impacts performance?

cache-4,آموزش زبان انگلیسی,ترجمه متن انگلیسی به فارسی,تقویت مهارت نوشتاری,تقویت دامنه لغات,یادگیری زبان انگلیسی,اخبار روز با ترجمه,فناوری های روز,حافظه کش,caches

The performance impact of adding a CPU cache is directly related to its efficiency or hit rate; repeated cache misses can have a catastrophic impact on CPU performance. The following example is vastly simplified but should serve to illustrate the point.

Imagine that a CPU has to load data from the L1 cache 100 times in a row. The L1 cache has a 1ns access latency and a 100% hit rate. It therefore takes our CPU 100 nanoseconds to perform this operation.

Now, assume the cache has a 99% hit rate, but the data the CPU actually needs for its 100th access is sitting in L2, with a 10-cycle (10ns) access latency. That means it takes the CPU 99 nanoseconds to perform the first 99 reads and 10 nanoseconds to perform the 100th. A 1% reduction in hit rate has just slowed the CPU down by 10%.

طراحی کش چه تاثیری بر روی بازده دارد؟

تاثیر اضافه شدن کش به CPU ارتباط مستقیم با نرخ مراجعات موفق پردازنده به کش دارد. افزایش تعداد دفعات شکست در دسترسی به کش می تواند تاثیرات فاجعه باری روی عملکرد پردازنده داشته باشد. مثال زیر بسیار ساده است اما کمک می کند تا دید بهتری نسبت به این موضوع پیدا کنید.

تصور کنید که یک CPU مجبور باشد اطلاعات مشخصی را ۱۰۰ بار پشت سر هم از L1 بخواند. حافظه‌ی L1 تاخیر یک نانوثانیه دارد و هر ۱۰۰ بار نیز حافظه با موفقیت اطلاعات را می‌خواند. به این ترتیب پردازنده ۱۰۰ نانوثانیه برای انجام این عملیات زمان صرف می‌کند.

حال تصور کنید که همان CPU با نرخ ۹۹ درصد اطلاعات را از L1 بخواند اما برای خواندن اطلاعات صدم مجبور باشد به L2 مراجعه کند. تاخیر L2 ده سیکل (یا ۱۰ نانوثانیه) است به این ترتیب پردازنده ۹۹ نانوثانیه برای کسب ۹۹ اطلاعات اول از L1 و ۱۰ نانوثانیه برای کسب اطلاعات صدم از L2 صرف می‌کند. این بدین معنی است که اگر یک درصد از مراجعات پردازنده به حافظه‌ی   L1 بدون پاسخ بماند ۱۰ درصد سرعت پردازنده کاهش می‌یابد.

لطفا به این نوشته رای بدهید
[رای ها: 0 امتیاز: 0]

درباره ی مرتضی جوان

همچنین ببینید

c7-310

آموزش زبان انگلیسی با اخبار موبایل – گالکسی سی ۷ پرو

آموزش زبان انگلیسی با اخبار موبایل شماره ۱۴۸٫ متن انگلیسی با ترجمه فارسی خبری در مورد …

پاسخ دهید

فقط چند ثانیه تا دانلود فاصله دارید!
کافی است آدرس ایمیلتان را وارد کنید
ما هم مثل شما از ایمیل های مزاحم متنفریم
فقط 4 ثانیه تا دانلود فاصله دارید!
کافی است آدرس ایمیلتان را وارد کنید
ما هم مثل شما از ایمیل های مزاحم متنفریم